

Trabalho 1 — Etapa 1

Estado da Arte e Identificação da Oportunidade de Pesquisa

Gustavo Parreira Epólita, João Comini César de Andrade, Rafael Rehfeld Martins de Oliveira

1. Introdução ao tema

O desempenho de sistemas computacionais modernos depende não apenas da capacidade de processamento de seus núcleos, mas também da velocidade com que os dados podem ser fornecidos a eles. Em aplicações científicas e de computação de alto desempenho (*High-Performance Computing* — HPC), é comum que processadores permaneçam ociosos aguardando dados vindos da memória principal. Esse problema é conhecido como “parede de memória” (*memory wall*) e ocorre porque a evolução da velocidade dos processadores foi mais acelerada do que a redução da latência e o aumento da largura de banda da memória.

A hierarquia de memória busca reduzir esse problema por meio de vários níveis de memória *cache*. As caches são memórias menores e muito mais rápidas, localizadas próximas aos núcleos de processamento. Quando os dados necessários para uma operação já estão na cache, o processador evita acessos mais lentos à memória principal. Entretanto, a capacidade limitada dessas caches faz com que programas que trabalham com grandes volumes de dados ainda apresentem muitas faltas de cache (*cache misses*).

Uma alternativa recente para ampliar a capacidade de cache é o empilhamento tridimensional de memória SRAM. Nessa organização, camadas de cache são posicionadas verticalmente sobre ou próximas ao processador, diminuindo a distância física entre núcleos e memória e permitindo maior capacidade e largura de banda. Essa abordagem é semelhante, em conceito, às tecnologias comerciais de *3D V-Cache*, utilizadas em alguns processadores AMD.

O artigo-base analisado, de Domke et al. (2023), investiga até que ponto caches 3D de grande capacidade poderiam melhorar o desempenho de aplicações HPC. A questão é relevante porque, embora uma cache maior possa diminuir acessos à memória principal, ela também demanda área, energia e soluções térmicas mais complexas. Portanto, o desafio não é apenas construir a maior cache possível, mas

entender quais aplicações realmente se beneficiam dela e como software e hardware podem ser organizados para aproveitar essa capacidade.

2. Revisão e análise crítica do artigo-base

O artigo-base é “*At the Locus of Performance: Quantifying the Effects of Copious 3D-Stacked Cache on HPC Workloads*”, de Jens Domke et al., publicado em 2023 na revista *ACM Transactions on Architecture and Code Optimization*. O trabalho avalia o impacto de caches SRAM 3D empilhadas, de capacidade muito maior que as existentes em processadores convencionais, sobre aplicações de computação de alto desempenho.

Os autores partem do processador Fujitsu A64FX, utilizado no supercomputador Fugaku. Esse processador possui quatro grupos de núcleos denominados *Core Memory Groups* (CMGs), cada um com uma cache L2 compartilhada de 8 MiB. A partir dessa arquitetura, os autores propõem um processador hipotético chamado LARC (*LARge Cache processor*), projetado para um cenário tecnológico futuro, com litografia de 1,5 nm. O LARC teria 16 CMGs, 32 núcleos por CMG e aproximadamente 6 GiB de cache L2 SRAM empilhada no chip completo.

A proposta considera oito camadas de SRAM empilhadas verticalmente. A projeção física aponta para cerca de 384 MiB de cache por CMG, enquanto uma das configurações mais agressivas da simulação, denominada LARCA, utiliza 512 MiB por CMG. A largura de banda agregada de cache no chip completo é estimada em aproximadamente 25 TB/s. A intenção dos autores não é propor um processador pronto para fabricação, mas explorar o limite de desempenho que poderia ser obtido caso caches muito grandes se tornassem viáveis.

A avaliação foi realizada por duas estratégias complementares. A primeira utiliza analisadores de código de máquina para estimar um limite superior de desempenho, assumindo que os dados estão sempre disponíveis em uma cache local muito rápida. A segunda utiliza o simulador arquitetural gem5 para modelar o comportamento de processador, cache e memória de maneira mais detalhada. Inicialmente, os autores reúnem 127 aplicações e *proxy-applications* de diferentes suítes de HPC; contudo, 52 aplicações são efetivamente concluídas e analisadas na campanha principal de simulação.

Os resultados indicam que a capacidade extra de cache pode ser muito relevante para aplicações com alta sensibilidade à memória. Em nível de um CMG, o LARC alcança aceleração média geométrica de $1,9\times$ em comparação ao cenário-base. Os autores também estimam que, para aplicações especialmente responsivas à cache e sob uma hipótese de escalonamento ideal para o chip completo, o ganho poderia chegar a $9,56\times$. Em aplicações como MG-OMP e XSBench, a taxa de faltas de

cache cai de valores superiores a 30% ou 50% para valores próximos de zero. Esses resultados mostram que, quando o conjunto de dados ativo consegue permanecer na cache, o gargalo de acesso à memória principal pode ser reduzido de forma expressiva.

O artigo apresenta contribuições importantes. Primeiramente, avalia uma quantidade ampla de aplicações e separa o impacto do aumento do número de núcleos do impacto causado pela capacidade adicional de cache. Além disso, a combinação de estimativas por análise de código e simulação ciclo a ciclo oferece uma visão mais rica do problema: a análise de código mostra um teto teórico de desempenho, enquanto o gem5 mostra limitações associadas à hierarquia de memória.

Apesar de suas contribuições, o estudo possui limitações que precisam ser consideradas. A principal é que as simulações detalhadas representam apenas um CMG. Assim, o trabalho não avalia diretamente a comunicação, a contenção de recursos e a sincronização entre os 16 CMGs do processador LARC completo. Consequentemente, o ganho de $9,56\times$ é uma projeção baseada em escalonamento ideal, e não um resultado obtido por simulação do chip inteiro.

Outra limitação está no caráter hipotético da arquitetura. O LARC depende de suposições sobre tecnologia de fabricação em 1,5 nm, empilhamento de oito camadas de SRAM e disponibilidade de mecanismos térmicos adequados. Os autores estimam um consumo estático de aproximadamente 98,3 W para os 6 GiB de cache L2 e um TDP total de até 547 W para o chip completo. Embora discutam alternativas como modos de baixo consumo e resfriamento microfluídico, esses efeitos não são avaliados durante as simulações de desempenho.

Por fim, o artigo executa as aplicações praticamente sem reestruturações algorítmicas específicas para a supercache. Essa decisão é importante para isolar o efeito do hardware, mas deixa aberta uma questão: se os programas fossem reorganizados para aumentar a reutilização dos dados, seria possível obter desempenho semelhante usando menos capacidade de cache? Essa limitação fundamenta a oportunidade de pesquisa proposta neste trabalho.

3. Discussão dos trabalhos correlatos

Para complementar a análise do artigo-base, foram selecionados quatro trabalhos correlatos publicados entre 2023 e 2026. Eles discutem, por perspectivas diferentes, a relação entre capacidade de cache, largura de banda, organização de memória e desempenho em HPC.

Reguly (2023) avalia aplicações limitadas por largura de banda em processadores Intel Xeon CPU Max Series. O estudo compara plataformas com diferentes características de memória e mostra que o ganho de desempenho de uma aplicação não depende apenas do processador, mas da compatibilidade entre o padrão de acesso aos dados e a arquitetura de memória disponível. Em comparação com Domke et al. (2023), o trabalho de Reguly possui a vantagem de executar aplicações em hardware real. Por outro lado, não explora caches SRAM 3D de vários gigabytes nem realiza a análise detalhada de uma arquitetura futura. Sua principal contribuição para esta discussão é reforçar que aplicações *memory-bound* podem se beneficiar bastante de maior largura de banda, mas também podem passar a sofrer com outros gargalos, como comunicação e sincronização.

Lawenda et al. (2026) analisam o impacto de diferentes arquiteturas AMD EPYC em aplicações de dinâmica dos fluidos computacional (*Computational Fluid Dynamics* — CFD). O trabalho inclui processadores com diferentes capacidades de cache L3, entre eles modelos equipados com 3D V-Cache. Os autores demonstram que o aumento de cache pode melhorar significativamente o desempenho quando o conjunto de trabalho da aplicação se ajusta à capacidade disponível. Entretanto, esse ganho não é uniforme para todos os tamanhos de problema e todas as configurações. A principal relação com o artigo-base está na validação prática da ideia de que caches maiores podem beneficiar aplicações científicas. Enquanto Domke et al. investigam um cenário futuro com cache L2 3D muito grande, Lawenda et al. mostram que esse efeito já pode ser observado em processadores comerciais, ainda que em menor escala.

Rastegari et al. (2026) investigam máquinas virtuais Azure HBv5 voltadas a cargas HPC limitadas por largura de banda de memória. O trabalho apresenta uma perspectiva de co-design entre aplicação e plataforma: a escolha da arquitetura deve considerar o perfil da carga, a memória disponível e a comunicação do sistema. Os autores observam largura de banda sustentada de vários terabytes por segundo em cenários adequados, mas também mostram que desempenho não pode ser explicado apenas pela capacidade de processamento. Em relação ao artigo-base, esse estudo amplia a análise para além da cache, lembrando que aplicações HPC dependem de uma combinação entre cache, memória principal, rede e organização do software.

Ghiasi et al. (2026) propõem a arquitetura RevaMp3D, que explora integração monolítica entre lógica e memória. Diferentemente do LARC, que busca expandir fortemente a capacidade de cache, o estudo investiga como a proximidade entre processador e memória pode alterar a própria necessidade de uma hierarquia tradicional de cache. Os resultados indicam que, em alguns cenários, dedicar grande área a uma cache de último nível pode não ser a melhor decisão,

especialmente quando a memória principal apresenta baixa latência e alta largura de banda. Esse trabalho é importante porque relativiza a conclusão de que “mais cache” será sempre melhor. Sua principal contribuição para a análise crítica é mostrar que a capacidade de cache deve ser avaliada em conjunto com latência, largura de banda, área e consumo energético.

Em conjunto, os trabalhos correlatos mostram que caches grandes são úteis principalmente quando existe reutilização de dados e quando o conjunto de trabalho ativo se ajusta à capacidade disponível. Eles também indicam que o ganho depende do padrão de acesso da aplicação, da largura de banda da memória principal e da forma como o software é organizado. Assim, o artigo-base é relevante por explorar uma cache muito maior que as atuais, mas a literatura sugere que o melhor desempenho não depende exclusivamente de adicionar SRAM ao chip.

4. Proposta inicial de oportunidade de pesquisa

A análise do artigo-base revela uma lacuna relevante: Domke et al. demonstram que caches 3D muito grandes podem reduzir faltas de cache e acelerar aplicações HPC, mas avaliam os programas sem transformações voltadas a explorar explicitamente essa capacidade. Dessa forma, o trabalho permite observar o efeito do hardware, porém não responde se uma melhor organização dos dados no software poderia reduzir a necessidade de caches tão grandes.

A oportunidade de pesquisa proposta é intitulada: **Co-otimização da capacidade de cache e da técnica de tiling em aplicações HPC.**

A técnica de *tiling*, também chamada de bloqueamento, consiste em dividir cálculos e dados em blocos menores. Em vez de percorrer uma grande matriz ou vetor inteiro de uma vez, o programa processa uma pequena região, reutilizando seus dados antes de substituí-los por novos dados. Com isso, aumenta-se a localidade temporal e espacial, reduzindo a quantidade de acessos à memória principal.

A pergunta inicial de pesquisa é: **em que medida a reorganização de aplicações HPC por meio de tiling pode reduzir faltas de cache e preservar o desempenho em arquiteturas com cache de alta capacidade inspiradas no LARC?**

A hipótese é que a aplicação de tiling aumentará o reuso dos dados enquanto eles permanecem na cache, diminuindo faltas na L2 e acessos à memória principal. Espera-se, portanto, que uma aplicação reorganizada em blocos consiga obter desempenho próximo — ou, em alguns casos, superior — ao de uma aplicação original executada com cache maior, desde que o padrão de acesso apresente reutilização suficiente.

A relevância da proposta está em investigar a relação entre investimento em hardware e otimização de software. Caso a hipótese seja confirmada, será possível mostrar que parte do benefício de uma cache 3D muito grande pode ser alcançada por meio de melhor organização algorítmica, reduzindo a pressão sobre capacidade, energia e área de SRAM. Caso não seja confirmada para determinados padrões de acesso, como fluxos contínuos de dados com pouco reuso, o resultado também será relevante, pois ajudará a delimitar em quais tipos de aplicação uma grande cache é realmente necessária.

A proposta é tecnicamente viável porque pode ser investigada em simuladores arquitetônicos, como o gem5, utilizando métricas de desempenho e comportamento de cache. Dessa forma, a oportunidade dá continuidade direta ao artigo-base, preserva o foco em hierarquia de memória e permite formular uma investigação experimental consistente para as próximas etapas da disciplina.

Referências

DOMKE, Jens et al. *At the Locus of Performance: Quantifying the Effects of Copious 3D-Stacked Cache on HPC Workloads*. ACM Transactions on Architecture and Code Optimization, v. 20, n. 4, art. 57, p. 1–26, 2023. DOI: 10.1145/3629520.

GHIASI, Nika Mansouri et al. *RevaMp3D: Architecting the Processor Core and Cache Hierarchy for Systems with Monolithically-Integrated Logic and Memory*. ACM Transactions on Architecture and Code Optimization, v. 23, n. 3, art. 81, p. 1–26, 2026. DOI: 10.1145/3822173.

LAWENDA, Marcin et al. *Evaluating AMD EPYC CPU Architectures on CFD Applications*. Future Generation Computer Systems, v. 177, art. 108237, 2026. DOI: 10.1016/j.future.2025.108237.

RASTEGARI, Amirreza et al. *Cloud-Hardware Co-Design for Memory Bandwidth-Bound HPC Workloads: Performance and Characteristics of Azure HBv5 Virtual Machines*. In: International Conference on High Performance Computing in Asia-Pacific Region, 2026. p. 247–257. DOI: 10.1145/3773656.3773684.

REGULY, István Z. *Comparative Evaluation of Bandwidth-Bound Applications on Intel Xeon CPU MAX Series*. In: SC '23 Workshops of the International Conference on High Performance Computing, Network, Storage, and Analysis, 2023. p. 1236–1244. DOI: 10.1145/3624062.3624195.

WULF, Wm. A.; MCKEE, Sally A. *Hitting the Memory Wall: Implications of the Obvious*. ACM SIGARCH Computer Architecture News, v. 23, n. 1, p. 20–24, 1995. DOI: 10.1145/216585.216588.

